

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 59063095 A

(43) Date of publication of application: 10.04.84

(51) Int. CI

G11C 11/56 G11C 17/00

(21) Application number: 57172151

(22) Date of filing: 30.09.82

(71) Applicant:

FUJITSU LTD

(72) Inventor:

SUZUKI YASUO

NAGASAWA MASANORI

HIRAO HIROSHI


(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PURPOSE: To attain a very high-precision comparison reference voltage having no variance of production, by using transistors TRs having the same constitution as memory cell TRs to generate a comparison reference voltage of a sense circuit.

CONSTITUTION: The output of a selected memory cell is applied to sense amplifiers SA1, SA2, and SA₃ simultaneously through a column gate TR QCG. They have the same constitution and have the same circuit constitution as an ordinary sense amplifier which generates "H"-level (logical "1") or "L"-level (logical "0") output in accordance with the result of the comparison between the cell output voltage given from the real cell side and the comparison reference voltage given from the dummy cell side. Since TRs having the same channel width and channel length as memory cell TRs are connected in series and parallel to constitute a dummy cell in the sense amplifier, the high-precision comparison reference voltage having no variance of production is generated.

COPYRIGHT: (C)1984,JPO&Japio



19 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—63095

⑤Int. Cl.³ G 11 C 11/56 17/00 識別記号

101

庁内整理番号 8219-5B

6549-5B

砂公開 昭和59年(1984)4月10日

発明の数 1 審査請求 未請求

(全 4 頁)

纽半導体記憶装置

2)特

22出

願 昭57—172151

願 昭57(1982)9月30日

70発 明 者 鈴木保雄

川崎市中原区上小田中1015番地

富士通株式会社内

@発明者長沢正憲

川崎市中原区上小田中1015番地 富士通株式会社内

⑫発 明 者 平尾浩.

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 青木朗

外3名

明 細 苞

1. 発明の名称

半導体記憶裝置

2. 特許請求の範囲

1. 3以上の互いに異なるN個の選圧値のうちの1つの選圧値を出力するメモリセルと、互いに隣り合う前記各電圧値の中間電圧値をそれぞれ発生するN-1個の基準電圧発生回路と、該各基準電圧発生回路の出力電圧と選択されたメモリセルの出力電圧とを比較増幅するN-1個のセンスの出力電圧とを比較増幅するN-1個のセンスの出版を表生回路が、N個の前記電圧値のうち互いに隣り合う2つの電圧値をそれぞれ出力するメモリセルのトランジスタをそれぞれ2個直列に接続した回路を並列に接続して成るダミーセルを含んで構成されていることを特徴とする半導体記憶装置。

- 3. 発明の詳細な説明
 - (1) 発明の技術分野

本発明はN(ただしN≥3)値レベル方式のメモ

リセルによって 構成される半海体記憶装置、 特に 不揮発性半海体記憶装置に関する。

(2) 技術の背景

(3) 従来技術と問題点

このような多値(N値)レベル式メモリセルを 用いた記憶装置では、メモリセルから出力される 電圧がN値レベルのうちのどのレベルにあるかを 検出するため、即ちセル内の情報検出のため、 N-1個の比較基準レベルを作成する必要がある がN個の各レベル間にこれらの比較基準レベルを 正確に設定することはメモリ製造上のパラッキか らいって非常に難しい。特に、レベル数Nが大き くなるとこの問題はより深刻となる。

(4) 発明の目的

従って本発明は上述の問題点を解決するものであり、本発明の目的は、多値レベル式メモリセルの情報検出を行う際に用いられる複数の比較基準 電圧を発生する回路について、バランキを起すことなくかつ容易に製造でき、これにより、補度の 高い比較基準電圧を供給できるようにした半導体 記憶装置を提供することにある。

(5) 発明の構成

上述の目的を選成する本発明の特徴は、3以上の互いに異なるN個の電圧値のうちの1つの電圧値を出力するメモリセルと、互いに隣り合う前記各電圧値の中間電圧値をそれぞれ発生するN-1

本実施例においてメモリセルは、チャネル幅が Wo,W1,W2,W3の4種のうちいずれか1つの構成の トランシスタから成っている。

図において、さらに、 Q_{CO} はコラムゲートを構成するMOSトランジスタ、 LD_{MC} はロード回路であり、 SA_1 , SA_2 , SA_3 はセンスアンプ、 OB_1 , OB_2 , OB_3 は各センスアンプの出力を受け取る出力ベッファ、ORはオアゲート、 REF_1 , REF_2 , REF_3 は基準組圧発生回路をそれぞれ示している。

選択されたメモリセルの出力は、コラムゲートトランシスタQccを介して各センスアンプ SA1, SA2, SA3に同時に印加される。これらのセンスアンプ SA1, SA2, SA3は互いに全く同じ構成であり、例えば、センスアンプ SA1の部分に示す如く、リアルセル側から与えられるセル出力電圧とダミーセル側から与えられる比較基準電圧との大小により"H"レベル(論理"1")、"L"レベル(論理"0")の出力を発生する通常のセンスアンプと全く同じ回路構成となっている。

基準電圧発生回路 REF1は、センスアンプ SA1 に

個の基準似圧発生回路と、該各基準似圧発生回路の出力電圧と選択されたメモリセルの出力電圧とを比較増幅するN-1 個のセンスアンプとを備え、前記各基準電圧発生回路が、N 個の前記電圧値の うち互いに隣り合う 2 つの電圧値をそれぞれ出力 するメモリセルのトランジスタと同一構成のトランジスタをそれぞれ 2 個資並列に接続して成ることにある。

(6) 発明の実施例

以下図面を用いて本発明を詳細に説明する。 図は本発明の一実施例の一部を表わしている。 この例は、4値レベル方式のマスク ROMに関する ものであり、図には選択された1つのメモリセル、 ダミーセル及びセンス回路のみが示されている。

同図において、Qmcはメモリセルを構成する
MOSトランジスタであり、4値レベルのりちのいずれか1レベルの情報が格納されている。セルトランジスタQmcのレベル設定は、MOSトランジスタのチャネル幅あるいはチャネル長等を変えてコンダクタンス smを変えることによって行われる。

 V_{ref1} なる比較基準電圧を供給する。今、チャネル幅 W_0 , W_1 , W_2 , W_3 それぞれの MOS トランジスタからなるメモリセル出力電圧をそれぞれ V_{MC0} , V_{MC1} , V_{MC2} , V_{MC3} とすれば、 V_{ref1} は V_{MC0} > V_{ref1} > V_{MC1} に設定され、望ましくは、 $V_{ref1} = \frac{V_{MC0} + V_{MC1}}{2}$ に設定される。同様に基準電圧発生回路 REF_2 , REF_5 から各センスアンプ SA_2 , SA_3 にそれぞれ供給される比較発準電圧 V_{ref2} , V_{ref3} は、次の如く設定される。即ち、 V_{MC1} > V_{ref2} > V_{MC2} 、 W_{MC2} > V_{ref3} > V_{MC3} 、 望ましくは $V_{ref2} = \frac{V_{MC1} + V_{MC2}}{2}$ 、 V_{MC2} > V_{ref3} > V_{MC3} 、 望ましくは $V_{ref3} = \frac{V_{MC2} + V_{MC3}}{2}$ に設定され

上述の如き比較基準電圧 Vref1, Vref2, Vref3 を形成するため、各基準電圧発生回路には、次の 如き工夫が成されている。まず基準電圧発生回路 REF1 で説明すると、ダミーセルを構成する MOS トランジスタ Qp11, Qp12, Qp13, Qp14 のうち、 Qp11及び Qp12は、チャネル艦 Wpのメモリセルトラ ンジスタと全く同じ傾成となっており、 QD13及びQD14 は、チャネル幅W1のメモリセルトランジスタと全く同じ構成となっている。即ち、 QD11及びQD12 のチャネル幅W(QD11),W(QD12)はW(QD11) = W(QD12) = W0、 同様に

W(QD13) = W(QD14) = W1 となっている。従って、 6m もそれ ぞれ対応するメモリセルトランジスタと同じである。そして、このようなゲミーセルトランジスタ QD11 及び QD12を直列接続し、一方、 QD13 及び QD14 を直列接続し、 直列接続した 2本の腕を互いに並列接続することによりダミーセルを構成している。もちろん、トランジスタ QD10 はコラムケートトランジスタ QC0 と全く同じものである。

他の基準電圧発生回路 REF₂,REF₃においてもダミーセルを軽成するダミーセルトランジスタが同様の構成となっている。即ち、チャネル幅が、W(Q_{D21}) = W(Q_{D22}) = W₁,W(Q_{D23}) = W(Q_{D24}) = W₂,W(Q_{D31}) = W(Q_{D32}) = W₂,W(Q_{D33})

プルとする。ただし、出力パッファ OB1及び OB5 はイネーブル信号が印加されないとき、 その 出力を" O "とする。

以上の論理を表にまとめると次の如くなる。

チャネル	セル出力	OB ₂ 出力	OB ₁ 出力	OB ₃ 出力	OUT 2	OUT 1
Wo	Vuco	0	Ö	-	. 0	0
W ₁	VMC1	0	1	-	0	1
W ₂	VMC 2	1	-	0	1	0
W ₃	VMCS	1	-	1	1	1

(7) 発明の効果

以上詳細に説明したように本発明によれば、メモリセルトランジスタと全く同じ構成のトランジスタを用いてセンス回路の比較基準電圧を形成しているため、製造パラツキに強い精度の非常に高い比較基準電圧を得ることができ、しかもその製造が容易である。従って、レベル数をより高くした場合にも正確なセンス動作が期待でき、メモリの集積化をよりいっそう高めることが可能となる。

 $=W(Q_{D.54})=W_3$ となっている。また、トランジスタ $Q_{D.20}$ 及び $Q_{D.50}$ はコラムゲートトランジスタ Q_{CG} と、ロード回路 LD_2 及び LD_5 はロード回路 LD_{MC} と全く同じ構成である。

上述したように、メモリセルトランソスタと全く同じ構成(同チャネル幅、同チャネル長)のトランソスタ(従って gm が同じ)を直並列に接続してダミーセルを構成しているため、製造バラツキのない非常に特度の高い比較悲華電圧を完生することができるのである。

次に、各センスアンプ SA1, SA2, SA3 の検出出力から2 ピットのパイナリ信号を作成する部分の 症成及び動作を説明する。

出力パッファ OB1 及び OB3 の出力はオアゲート OR に印加されて 2 ピットパイナリ信号の 下位ピット出力 OUT1 を生じ、出力パッファ OB2 の出力はそのまま上位ピット出力 OUT2 となる。センスアンプ SA2 の出力が "1"の場合、出力パッファ OB2は出力パッファ OB3 のみをイネー ブルとし、逆に "0"の場合出力パッファ OB1 のみをイネー

4. 図面の簡単な説明

図は本発明の一実施例の一部の回路図である。
QMC… メモリセルトランジスタ、 SA1, SA2,
SA3…センスアンプ、 OB1, OB2, OB3… 出力パッファ、 OR…オアゲート、 REF1, REF2, REF3… 基準批圧発生回路、 QD11, QD12, QD13, QD14, QD21, QD22, QD23, QD24, QD31, QD32, QD33, QD34 … ダミーセルトランジスタ。

特許山頭人

富 士 通 株 式 会 社 特許出願代理人

 弁理士
 肖
 木
 朗

 弁理士
 四
 舘
 和
 之

 弁理士
 内
 田
 辛
 男

 弁理士
 山
 口
 个版
 之

